PAT-NO:

JP358087846A

DOCUMENT-IDENTIFIER:

JP 58087846 A

TITLE:

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: INVENTOR-INFORMATION:

May 25, 1983

NAME

SATOU, KUNIYA

ASSIGNEE-INFORMATION:

NAME NEC CORP COUNTRY N/A

APPL-NO: APPL-DATE:

JP56186341

November 20, 1981

INT-CL (IPC): H01L021/88, H01L027/10 US-CL-CURRENT: 438/512, 438/FOR.151

PURPOSE: To enable to curtail the directly exposing time of electron beam, and to adopt a still more inexpensive device by a method wherein a fixed wiring process and a functional wiring process are separated at the wiring process,

and the functional wiring process is simplified.

CONSTITUTION: A interlayer insulating film 4 is made to grow on a fixed wiring substrate provided with fixed wiring layers 3, and after a through-hole 5 is formed, second wiring layers 6 are made to grow. The devices are produced according to mass production up to the form thereof in this method, and are kept. Then a negative type electron beam resist 7 is applied, and is exposed directly to an electron beam, and development and etching are performed. The remaining part 8 of the second wiring layer 6 is used as the functional wiring part. After then, the device is formed in a product according to the usual process. Accordingly, by separating the fixed wiring process and the functional wiring process, and moreover by using electron beam direct exposure in the functional wiring process in this way, the trial manufacture and the rapid and small quantity production can be promoted.

COPYRIGHT: (C)1983, JPO&Japio

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—87846

⑤Int. Cl.³H 01 L 21/88 27/10 識別記号

庁内整理番号 6810-5F 6655-5F ❸公開 昭和58年(1983)5月25日

発明の数 1 審査請求 未請求

(全 4 頁)

図半導体装置の製造方法

願 昭56-186341

②特②出

額 昭56(1981)11月20日

⑩発 明 者 佐藤圀彌

東京都港区芝五丁目33番1号日 本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 人 弁理士 内原晋

明 細

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1)あらかじめ基板上に形成された半導体機能素子を配線により選択して所選の回路機能を実現する半導体装備の製造工程において、固定配線の配線工程と機能配線の配線工程を分離して機能配線の配線工程を削易にすることを特徴とする半導体装備の製造方法。

(2) 機能配搬工程に電子機直接路光を用いるととを特徴とする特許請求の範囲第(1)項配収の半導体装置の製造方法。

(3)固定配線を第1層配線とし、機能配線を上層とする多層配線工程を用いることを特徴とする特許銀水の範囲第(2)項配収の半導体装置の製造方法。

(4)固定配級工程をエッチング工程とし、機能配 級工程をリフトオフ工程とすることを特額とする 特許請求の範囲第(2)項記載の半導体装備の製造方法。

(5) 固定配線工程をレジスト規像工程までとして 機能配線工程に上記レジスト層上に盛布した電子 線レジストを用いることを特徴とする特許請求の 範囲第(2)項配戦の半導体装置の製造方法。

(6)固定配線工程、機能配線工程を共にエッチング工程とするととを特徴とする特許助水の範囲第 (2)項配数の半導体装置の製造方法。

3. 発明の許細な説明

本発明は半導体装置の製造方法に係り、特にマスタースライス、ゲートアレイ、マスクROM等の基本共通基本を用い、配額の追択により回路機能を実現する半導体装置の製造方法に関する。

従来、この他の半導体要似の製造においては、 配線工程における回路機能の災境は金属配線層の エッチング工程又はコンタクトエッチング工程に おいてフォトマスクを変更することにより行なわ れてきた。

-1-

特問昭58- 87846(2)

したがって新回路機構の初期試作および小量多品種生産においては、マスクの製造時間による試作の遅れ、マスク交換時間による製造能力の低下が生じる。 これに対処するため近年、電子級直接 観光によるマスクなし配級の検討がなされているが、 繋光時間の増大・装置の高価格化のため一般 的な方式とはなっていない。

本発明は、配制工程において固定配線工程と做能配線工程を分離し、機能配線工程を簡易化する ことにより電子線直接露光時間の短縮、より安価 な要性の採用を可能にし、もって上配欠点を解决 しりる半導体装備の製造方法を提供することを目 的とする。

上配目的を達取するため、あらかじめ基板上に形成された半導体機能繁子を配線により選択し、所望の回路機能を実現する半導体装置の製造工程において、固定配線の配線工程と機能配線の配線工程を分離し、機能配線の配線工程を簡易にすること、人、機能配線工程に恒子 蝦 直接銭光を用いることが、本発明の特象である。

- 3 -

設計時間、製作時間、製作価格の低下を期待でき、 試作時・小量生差時の迅速化、低価格化が計れる。

これに対し、殺能配線工程に電子級直接路光を 用いた場合には、マスク不安のため、試作時小盤 生産時の迅速化・低価格化はより一層推進される。 従来の電子源により直接協定配級・機能配線とも 路光する場合に比較すれば、路光時間の短縮・配 級内容の比較的設計ルールの設やかな同一パター ンの繰返し化、電子級直接路光に降有なことを記 シーライスターンプットをもたらす。 たとえば比較的 単れた方式となる。特に設計時において機能配線を 単位矩形の整数倍とすれば、マスタースライス方 式による複雑なランダム論理回路の配線も使めて 容易になる。

次に根能配線工程の奥施例を述べる。第1図より機能配線方法としては、固定配線と同時に全ての機能配線部を接続し回路に応じて切断する方法と、固定配線に回路に応じて接続する方法が考え

また、上記被能配線工程において、多層配線工程の採用、リフトオフ工程の採用・2 塩レジスト 工程の採用、過択エッチング工程の採用が考えられるが、いずれの工程も本発明の基本製造方法の 補完となるものであり、本発明の特徴に含まれる。

次に本発明の実施例について凶血を参照して脱 明する。

第1図は固定配線部分と機能配線部分の区分を示したものである。図示のマスクはOMにおいては、メモリセル外にセンス部・デコーダ部・入出力パッファ部等があるが、いずれも品袖別対応の必要なメモリセル部とは異なり、固定配線1と同時に配線される。これに対し配線2は要求される慢能により付加の有無を決定される機能配線となる。本発明の主版は、固定配線までの工程は品種別対応が不必要であるため、固定配線工程はまでをあらかじめ大量生産し保管しりる点にある。これに引き続き行なわれる機能配線工程は、簡易な比較的設計ルールの緩やかな工程となるため、マスクを用いた光響光の場合においてもマスクの

- 4 -

られる。とれらの方法は便用するレジスト・工程 により、また各種の方法に分られる。ことでは別 2 図に示す多層配線型、第3 図に示すりフトオフ 型、第4凶に示す2重PR型の接続方式と、第5 凶に示すエッチング型の切断方式を示すが、いず れる機能配線の実現方法として本発明の基本目的 の補完となるものである。第2以(a)はエッチング 後の固定配線資基板であり、3が固定配線である。 第2図(b)は層間絶縁膜4を収長し、スルホール5 をあけた後。第2配線備6を収扱させた基板であ り、本方法では第2図(b)の形まで大量生産され保 管される。第2図(c)は第2図(b)にネガ型電子線レ ジスト7を塗布し、電子級直接臨光し、現像・エ ッチングしたものである。 第2配線層6の幾存部 8 が機能配線部となる。との後は通常の工程によ り製品化される。第3図(a)は斜2図(a)と同じもの であり、本方法ではこの形まで大量生産され保管 される。第3図(b)は第3図(a)にポジ型電子殿レジ スト9を盤布し、電子融直接露光し、現像した基 板である。第3図(c)は第3図(b)に第2配服服6を

特開場58-87846(3)

この後は配線層のエッチング後、通常の工程により製品化される。第5 図(a) は第2 図(a) と阿一工程により作取された基板であるが、本方法においては機能配線部で接続される可能性のある部分は全て同時に接続されている。本方法でもこの形で大量生産され保管される。第5 図(b)はポジ型電子線レジスト9 を塗布し、電子線直接露光し、現像した基板である。レジストなし部分13 が接続を切断された機能配線部分となる。

- 7 -

ある。


以上の契恥例においてはマスクROMについて 説明したが、マスタースライス、PLA等でも同 像であることは明らかである。また、電子殿レジストのネカ・ポジの採用は露光面検を考慮して返 択されているが、工程上の安請により他の型のレジストを採用することも承発明の範囲内に含まれ ることも明らかである。

本発明は以上説明したように、固定配級工程と 機能配級工程を分離し、又、機能配級工程に電子 級直接場光 いることにより、試作時及び小量 生産時の迅速化・低価格化を促進する効果がある。

4. 図面の簡単な説明

第1図(a),(b)は本発明の一契施例において固定配験部分と做能配機部分を示した平皿図(執1図(は)及び対応する回路図(執1図(b))である。第2図(a)~(c)は多層配線型接続方式の第3図(a)~(c)は2項PR型接続方式の、第5図(a)、(b)はエッチング型切断方式の各々の一実施例の助面図を図示したもので

-8-



- 9 -

